Estrategias de generacion de pruebas para la CPUCR

Shranjeno v:

Bibliografske podrobnosti
Glavni avtor:	Castro Suárez, Tatiana
Drugi avtorji:	Hidalgo Carballo, Luis Diego
Format:	Knjiga
Izdano:	San José, C.R. 2002
Teme:	CPUCR (MICROPROCESADOR) > CIRCUITOS INTEGRADOS > DISEÑO LOGICO > PRUEBAS > METODOS DE SIMULACION
Oznake:	Označite Brez oznak, prvi označite!

Podobne knjige/članki

Síntesis en VLSI de la CPUCR
od: González Hidalgo, Javier
Izdano: (2001)

Diseño y síntesis en VLSI de la unidad de control de la CPUCR
od: Yock Mena, Diana María, 1978-
Izdano: (2001)

Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT
od: Céspedes Moya, Carlos
Izdano: (2002)

Generación de una interfaz de visualización para un simulador para la CPUCR
od: Roldán Morales, Jairo Alberto
Izdano: (2009)

Dispositivos lógicos programables, características, flujo de diseño e implementación de la CPUCR utilizando un FPGA
od: Rodríguez Rodríguez, Roberto A.
Izdano: (2004)

Diseño y síntesis en VLSI de una unidad aritmética-lógica de 8 bits para la CPUCR
od: Álvarez Casares, Raúl
Izdano: (2001)

Sintesis y optimizacion de la CPUCR en la libreria AM1 0.5 micrones con herramientas de Synopsys
od: Mora Lizano, Alejandro
Izdano: (2004)

Depuración del diseño lógico de la CPUCR
od: Aimé Gamboa, Frantz
Izdano: (2001)

Modelado y síntesis de la CPUCR
od: Arellano Cartin, Roberto
Izdano: (2003)

Diseño físico de la CPUCR
od: Campos Briceño, José Miguel
Izdano: (1991)

Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
od: Arias Muñoz, Johan
Izdano: (2005)

Generación de un banco de pruebas para la CPUCRV3
od: Chinchilla Gutiérrez, Sebastián
Izdano: (2008)

Generación de layouts utilizando Astro
od: Chavarría Jiménez, Fabio
Izdano: (2005)

Diseno y síntesis en VLSI de una unidad de calculo de próxima dirección para la CPUCR
od: Aguilar Bogantes, Carlos Eduardo, 1975-
Izdano: (2001)

Compilador y simulador para la CPUCR de 8 bits
od: Villalobos Ortega, Edgar
Izdano: (2009)

Generación de un modelo sintetizable en compuertas estándar para la CPUCR
od: Alvarado Pacheco, Warren
Izdano: (2005)

Desarrollo de un modulo de UART para la CPUCR
od: Herrera Rojas, Juan Carlos
Izdano: (2003)

Ensamblador/simulador para el microprocesador CPUCR.
od: Alonso Naranjo,Tirso
Izdano: (1988)

Análisis y revalidación del diseño de la CPUCR
od: Arguedas B., José Pablo
Izdano: (2002)

Depuracion del Diseno logico de la CPUCR
od: Aime Gamboa,Frantz
Izdano: (2001)

IC master Master selection guide function index advertiser product index. Part number index
Izdano: (1986)

Diseño digital
od: Morris Mano,M
Izdano: (1987)

Implementación de un ensamblador para la CPUCR en Perl
od: Guevara Víquez, Ernesto, 1980-
Izdano: (2003)

Desarrollo de interfaz para pruebas estructurales en microprocesadores
od: Quirós Fallas, Robert, 1981-
Izdano: (2005)

Ensamblador/simulador para el microprocesador CPUCR
od: Alonso Naranjo, Tirso
Izdano: (1988)

Modelado y síntesis de una CPUCR multiregistro
od: Salazar A., Eduardo
Izdano: (2004)

AtsSim-Simulador de equipo de pruebas de circuitos integrados
od: Porras Altamirano, Monry, 1980-
Izdano: (2004)

Desarrollo de un sistema para prueba y análisis de circuitos lógicos digitales.
od: Azuola Quirós, Francisco
Izdano: (1989)

Diseño de convertidores de potencia para la implementación en una vivienda con alimentación DC
od: Acuña Murillo, Luis Alonso, 1988-
Izdano: (2015)

Simulador CPUCR
od: Ulloa Jimenez, Sergio Mauricio
Izdano: (1985)

Implementación y automatizción de un método de detección de errores determinístico para procesadores
od: Arguedas Cuendis, Ernesto, 1991-
Izdano: (2017)

Diseño de un sumador digital de 32 bits para circuitos integrados
od: Duarte Martínez, Carlos
Izdano: (2004)

Modelado en SystemC de un sistema computador centrado en CPUCR
od: Meléndez Bolaños, Edgar Fabián , 1994-
Izdano: (2015)

MicroSim, PSpice : analisis de circuitos por computadora
od: Báez López, David
Izdano: (1995)

Compuertas lógicas ópticas
od: Laat Ulate, Pierre van der
Izdano: (2007)

Simulador de circuitos basado en Web
od: Herrera Moreno, Ricardo
Izdano: (2010)

Validación del modelo RTL en desarrollo para la CPUCR de 32 bits con pipeline
od: Cubero Cascante, José Andrés
Izdano: (2009)

Tablas de equivalencia : diccionario TTL en 6 idiomas: SSI-Small Scale Integration (bajo grado de integración)
od: Gassner, Edgar
Izdano: (1995)

Tablas de equivalencia : circuitos lógicos serie 74 TTL y CMOS: diccionario en 6 idiomas
od: Roth, Andreas
Izdano: (1995)

Elaboración de un protocolo de diseño para circuitos integrados
od: Casanova Treto, Pedro, 1975- Director del TFG
Izdano: (2014)