Desarrollo de un modulo de UART para la CPUCR

保存先:

書誌詳細
第一著者:	Herrera Rojas, Juan Carlos
フォーマット:	図書
出版事項:	[San José, Costa Rica] 2003
主題:	CPUCR (MICROPROCESADOR) > DISEÑO LOGICO > CIRCUITOS INTEGRADOS DIGITALES > VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION) > SISTEMAS DE TRANSMISION DE DATOS
タグ:	タグ追加タグなし, このレコードへの初めてのタグを付けませんか!

類似資料

Modelado y síntesis de la CPUCR
著者:: Arellano Cartin, Roberto
出版事項: (2003)

Generación de un modelo sintetizable en compuertas estándar para la CPUCR
著者:: Alvarado Pacheco, Warren
出版事項: (2005)

Depuración del diseño lógico de la CPUCR
著者:: Aimé Gamboa, Frantz
出版事項: (2001)

Compilador y simulador para la CPUCR de 8 bits
著者:: Villalobos Ortega, Edgar
出版事項: (2009)

Modelado y síntesis de una CPUCR multiregistro
著者:: Salazar A., Eduardo
出版事項: (2004)

Diseño de los módulos en Verilog de un decodificador de audio del formato Ogg Vorbis
著者:: Aguilar Romero, Sergio

Dispositivos lógicos programables, características, flujo de diseño e implementación de la CPUCR utilizando un FPGA
著者:: Rodríguez Rodríguez, Roberto A.
出版事項: (2004)

Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT
著者:: Céspedes Moya, Carlos
出版事項: (2002)

Procedimiento de diseño e implementación de circuitos digitales utilizando herrramientas EDA de código abierto
著者:: Castro Jiménez, Gerardo
出版事項: (2008)

Síntesis en VLSI de la CPUCR
著者:: González Hidalgo, Javier
出版事項: (2001)

Diseño y síntesis en VLSI de una unidad aritmética-lógica de 8 bits para la CPUCR
著者:: Álvarez Casares, Raúl
出版事項: (2001)

Generación de una interfaz de visualización para un simulador para la CPUCR
著者:: Roldán Morales, Jairo Alberto
出版事項: (2009)

Estrategias de generacion de pruebas para la CPUCR
著者:: Castro Suárez, Tatiana
出版事項: (2002)

Diseño y síntesis en VLSI de la unidad de control de la CPUCR
著者:: Yock Mena, Diana María, 1978-
出版事項: (2001)

Implementación y análisis de algoritmos criptográficos en un FPGA
著者:: León Torres, Alejandro, 1993-
出版事項: (2015)

Sintetizador y visualizador de circuitos digitales parte 2
著者:: Gairaud Benavides, Julián Alberto, 1992-
出版事項: (2014)

Sintesis y optimizacion de la CPUCR en la libreria AM1 0.5 micrones con herramientas de Synopsys
著者:: Mora Lizano, Alejandro
出版事項: (2004)

Implementación de una macro celda de interfaz para transmisión y recepción de datos compatible con el estandar de bus de serie universal 2.0
著者:: Alfaro Jiménez, José Alberto
出版事項: (2009)

Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
著者:: Arias Muñoz, Johan
出版事項: (2005)

Diseño de un cache de texturas para el GPU Theia
著者:: Rivera Valverde, Francisco
出版事項: (2011)

Implementación de verilog de Unidad de generación de rayos para GPU Theia
著者:: Vargas Amador, Josué David, 1993-
出版事項: (2015)

Implementación de controlador SDRAM para GPU THEIA
著者:: Ruh Guevara, Manuel, 1989-
出版事項: (2014)

Generación de layouts utilizando Astro
著者:: Chavarría Jiménez, Fabio
出版事項: (2005)

Sintetizador y visualizador de circuitos digitales en tiempo real parte 1
著者:: Araya Carballo, Luis Enrique, 1992-
出版事項: (2014)

Diseño físico de la CPUCR
著者:: Campos Briceño, José Miguel
出版事項: (1991)

Estudio y evaluación de algoritmos de encriptación para la protección de datos para su implementación usando lenguajes de descripción de hardware
著者:: Vargas Vargas, Laura
出版事項: (2009)

Arbitraje en el bus del sistema multiprocesador, GPU Theia
著者:: Bustos Torres, Hernán
出版事項: (2011)

Diseño y verificación del controlador e interfaz de sonido para el proyecto abierto papiGB
著者:: Torres Umaña Marco Antonio, 1992-
出版事項: (2016)

Diseno y síntesis en VLSI de una unidad de calculo de próxima dirección para la CPUCR
著者:: Aguilar Bogantes, Carlos Eduardo, 1975-
出版事項: (2001)

Ensamblador/simulador para el microprocesador CPUCR.
著者:: Alonso Naranjo,Tirso
出版事項: (1988)

Extensión de blender para la generación de archivos de entrada de simulación de escenas tridimensionales del GPU theia
著者:: Díaz Bolaños, Daniel Antonio
出版事項: (2011)

Diseño digital
著者:: Morris Mano,M
出版事項: (1987)

Implementación y automatizción de un método de detección de errores determinístico para procesadores
著者:: Arguedas Cuendis, Ernesto, 1991-
出版事項: (2017)

Validación del modelo RTL en desarrollo para la CPUCR de 32 bits con pipeline
著者:: Cubero Cascante, José Andrés
出版事項: (2009)

Implementación de un ensamblador para la CPUCR en Perl
著者:: Guevara Víquez, Ernesto, 1980-
出版事項: (2003)

Depuracion del Diseno logico de la CPUCR
著者:: Aime Gamboa,Frantz
出版事項: (2001)

Análisis y revalidación del diseño de la CPUCR
著者:: Arguedas B., José Pablo
出版事項: (2002)

Verificación funcional pre-silicio del UART 16550 de OpenCores mediante la metodología UVM
著者:: Pacheco Castro, José Andrés, 1991-
出版事項: (2014)

IC master Master selection guide function index advertiser product index. Part number index
出版事項: (1986)

Modelado en SystemC de un sistema computador centrado en CPUCR
著者:: Meléndez Bolaños, Edgar Fabián , 1994-
出版事項: (2015)