Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
Uloženo v:
| Hlavní autor: | |
|---|---|
| Další autoři: | |
| Médium: | Kniha |
| Vydáno: |
[San José, Costa Rica]
2005
|
| Témata: | |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
| Popis jednotky: | Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica |
|---|---|
| Fyzický popis: | 122 hojas : ilustraciones |