Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
Guardat en:
Autor principal: | |
---|---|
Altres autors: | |
Format: | Llibre |
Publicat: |
[San José, Costa Rica]
2005
|
Matèries: | |
Etiquetes: |
Afegir etiqueta
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
Descripció de l’ítem: | Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica |
---|---|
Descripció física: | 122 hojas : ilustraciones |