Saltar al contenido
Inicio
Centros participantes
Catálogo
Servicios
Contacto
登錄
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
語言
全文檢索
題名
作者
主題
索引號
ISBN/ISSN
標簽
檢索
高級檢索
La página se recargará cuando se elimine un filtro.
Restablecer filtros
Filtros aplicados:
主題建議:
Eliminar filtro
EXPRESION ESCRITA
La página se recargará cuando se elimine un filtro.
Restablecer filtros
Mostrar filtros (1)
主題建議:
Eliminar filtro
EXPRESION ESCRITA
Diseño de los módulos en Veril...
引用
推薦此
打印
導出紀錄
導出到 RefWorks
導出到 EndNoteWeb
導出到 EndNote
加到收藏夾
Enlace Permanente
Agregar primera valuación
Diseño de los módulos en Verilog de un decodificador de audio del formato Ogg Vorbis
Guardado en:
書目詳細資料
主要作者:
Aguilar Romero, Sergio
格式:
圖書
出版:
2006
[San José, Costa Rica]
主題:
CIRCUITOS LOGICOS
>
DISEÑO Y CONSTRUCCION
>
PROCESAMIENTO DE DATOS
>
VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION)
>
VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION) LinkCIRCUITOS INTEGRADOS PARA APLICACIONES ESPECIFICAS
標簽:
添加標簽
沒有標簽, 成為第一個標記此記錄!
持有資料
實物特徵
您的評論
相似書籍
職員瀏覽
相似書籍
Procedimiento de diseño e implementación de circuitos digitales utilizando herrramientas EDA de código abierto
由: Castro Jiménez, Gerardo
出版: (2008)
Generación de un modelo sintetizable en compuertas estándar para la CPUCR
由: Alvarado Pacheco, Warren
出版: (2005)
Sintetizador y visualizador de circuitos digitales parte 2
由: Gairaud Benavides, Julián Alberto, 1992-
出版: (2014)
Implementación de una macro celda de interfaz para transmisión y recepción de datos compatible con el estandar de bus de serie universal 2.0
由: Alfaro Jiménez, José Alberto
出版: (2009)
Compilador y simulador para la CPUCR de 8 bits
由: Villalobos Ortega, Edgar
出版: (2009)