コンテンツを見る
Inicio
Centros participantes
Catálogo
Servicios
Contacto
ログイン
English
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
言語
全フィールド
タイトル
著者
主題
請求記号
ISBN/ISSN
タグ
検索
詳細検索
Diseño de los módulos en Veril...
この資料を引用
この資料をメール
印刷
エクスポート
エクスポート先: RefWorks
エクスポート先: EndNoteWeb
エクスポート先: EndNote
お気に入りに追加
パーマネントリンク
最初の評価を行う
Diseño de los módulos en Verilog de un decodificador de audio del formato Ogg Vorbis
保存先:
書誌詳細
第一著者:
Aguilar Romero, Sergio
フォーマット:
図書
出版事項:
2006
[San José, Costa Rica]
主題:
CIRCUITOS LOGICOS
>
DISEÑO Y CONSTRUCCION
>
PROCESAMIENTO DE DATOS
>
VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION)
>
VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION) LinkCIRCUITOS INTEGRADOS PARA APLICACIONES ESPECIFICAS
タグ:
タグ追加
タグなし, このレコードへの初めてのタグを付けませんか!
所蔵
その他の書誌記述
コメント
類似資料
MARC表示
類似資料
Procedimiento de diseño e implementación de circuitos digitales utilizando herrramientas EDA de código abierto
著者:: Castro Jiménez, Gerardo
出版事項: (2008)
Generación de un modelo sintetizable en compuertas estándar para la CPUCR
著者:: Alvarado Pacheco, Warren
出版事項: (2005)
Sintetizador y visualizador de circuitos digitales parte 2
著者:: Gairaud Benavides, Julián Alberto, 1992-
出版事項: (2014)
Implementación de una macro celda de interfaz para transmisión y recepción de datos compatible con el estandar de bus de serie universal 2.0
著者:: Alfaro Jiménez, José Alberto
出版事項: (2009)
Compilador y simulador para la CPUCR de 8 bits
著者:: Villalobos Ortega, Edgar
出版事項: (2009)