Estrategias de generacion de pruebas para la CPUCR

保存先:

書誌詳細
第一著者:	Castro Suárez, Tatiana
その他の著者:	Hidalgo Carballo, Luis Diego
フォーマット:	図書
出版事項:	San José, C.R. 2002
主題:	CPUCR (MICROPROCESADOR) > CIRCUITOS INTEGRADOS > DISEÑO LOGICO > PRUEBAS > METODOS DE SIMULACION
タグ:	タグ追加タグなし, このレコードへの初めてのタグを付けませんか!

類似資料

Síntesis en VLSI de la CPUCR
著者:: González Hidalgo, Javier
出版事項: (2001)

Diseño y síntesis en VLSI de la unidad de control de la CPUCR
著者:: Yock Mena, Diana María, 1978-
出版事項: (2001)

Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT
著者:: Céspedes Moya, Carlos
出版事項: (2002)

Generación de una interfaz de visualización para un simulador para la CPUCR
著者:: Roldán Morales, Jairo Alberto
出版事項: (2009)

Dispositivos lógicos programables, características, flujo de diseño e implementación de la CPUCR utilizando un FPGA
著者:: Rodríguez Rodríguez, Roberto A.
出版事項: (2004)

Diseño y síntesis en VLSI de una unidad aritmética-lógica de 8 bits para la CPUCR
著者:: Álvarez Casares, Raúl
出版事項: (2001)

Sintesis y optimizacion de la CPUCR en la libreria AM1 0.5 micrones con herramientas de Synopsys
著者:: Mora Lizano, Alejandro
出版事項: (2004)

Depuración del diseño lógico de la CPUCR
著者:: Aimé Gamboa, Frantz
出版事項: (2001)

Modelado y síntesis de la CPUCR
著者:: Arellano Cartin, Roberto
出版事項: (2003)

Diseño físico de la CPUCR
著者:: Campos Briceño, José Miguel
出版事項: (1991)

Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
著者:: Arias Muñoz, Johan
出版事項: (2005)

Generación de un banco de pruebas para la CPUCRV3
著者:: Chinchilla Gutiérrez, Sebastián
出版事項: (2008)

Generación de layouts utilizando Astro
著者:: Chavarría Jiménez, Fabio
出版事項: (2005)

Diseno y síntesis en VLSI de una unidad de calculo de próxima dirección para la CPUCR
著者:: Aguilar Bogantes, Carlos Eduardo, 1975-
出版事項: (2001)

Compilador y simulador para la CPUCR de 8 bits
著者:: Villalobos Ortega, Edgar
出版事項: (2009)

Generación de un modelo sintetizable en compuertas estándar para la CPUCR
著者:: Alvarado Pacheco, Warren
出版事項: (2005)

Desarrollo de un modulo de UART para la CPUCR
著者:: Herrera Rojas, Juan Carlos
出版事項: (2003)

Ensamblador/simulador para el microprocesador CPUCR.
著者:: Alonso Naranjo,Tirso
出版事項: (1988)

Análisis y revalidación del diseño de la CPUCR
著者:: Arguedas B., José Pablo
出版事項: (2002)

Depuracion del Diseno logico de la CPUCR
著者:: Aime Gamboa,Frantz
出版事項: (2001)

IC master Master selection guide function index advertiser product index. Part number index
出版事項: (1986)

Diseño digital
著者:: Morris Mano,M
出版事項: (1987)

Implementación de un ensamblador para la CPUCR en Perl
著者:: Guevara Víquez, Ernesto, 1980-
出版事項: (2003)

Desarrollo de interfaz para pruebas estructurales en microprocesadores
著者:: Quirós Fallas, Robert, 1981-
出版事項: (2005)

Ensamblador/simulador para el microprocesador CPUCR
著者:: Alonso Naranjo, Tirso
出版事項: (1988)

Modelado y síntesis de una CPUCR multiregistro
著者:: Salazar A., Eduardo
出版事項: (2004)

AtsSim-Simulador de equipo de pruebas de circuitos integrados
著者:: Porras Altamirano, Monry, 1980-
出版事項: (2004)

Desarrollo de un sistema para prueba y análisis de circuitos lógicos digitales.
著者:: Azuola Quirós, Francisco
出版事項: (1989)

Diseño de convertidores de potencia para la implementación en una vivienda con alimentación DC
著者:: Acuña Murillo, Luis Alonso, 1988-
出版事項: (2015)

Simulador CPUCR
著者:: Ulloa Jimenez, Sergio Mauricio
出版事項: (1985)

Implementación y automatizción de un método de detección de errores determinístico para procesadores
著者:: Arguedas Cuendis, Ernesto, 1991-
出版事項: (2017)

Diseño de un sumador digital de 32 bits para circuitos integrados
著者:: Duarte Martínez, Carlos
出版事項: (2004)

Modelado en SystemC de un sistema computador centrado en CPUCR
著者:: Meléndez Bolaños, Edgar Fabián , 1994-
出版事項: (2015)

MicroSim, PSpice : analisis de circuitos por computadora
著者:: Báez López, David
出版事項: (1995)

Compuertas lógicas ópticas
著者:: Laat Ulate, Pierre van der
出版事項: (2007)

Simulador de circuitos basado en Web
著者:: Herrera Moreno, Ricardo
出版事項: (2010)

Validación del modelo RTL en desarrollo para la CPUCR de 32 bits con pipeline
著者:: Cubero Cascante, José Andrés
出版事項: (2009)

Tablas de equivalencia : diccionario TTL en 6 idiomas: SSI-Small Scale Integration (bajo grado de integración)
著者:: Gassner, Edgar
出版事項: (1995)

Tablas de equivalencia : circuitos lógicos serie 74 TTL y CMOS: diccionario en 6 idiomas
著者:: Roth, Andreas
出版事項: (1995)

Elaboración de un protocolo de diseño para circuitos integrados
著者:: Casanova Treto, Pedro, 1975- Director del TFG
出版事項: (2014)