Modelado y síntesis de la CPUCR

Guardat en:

Dades bibliogràfiques
Autor principal:	Arellano Cartin, Roberto
Altres autors:	Cruz Pastora, José Antonio
Format:	Llibre
Publicat:	[San José, Costa Rica] 2003
Matèries:	CIRCUITOS INTEGRADOS DIGITALES > DISEÑO > DISEÑO LOGICO > CPUCR (MICROPROCESADOR) > VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION)
Etiquetes:	Afegir etiqueta Sense etiquetes, Sigues el primer a etiquetar aquest registre!

Ítems similars

Modelado y síntesis de una CPUCR multiregistro
per: Salazar A., Eduardo
Publicat: (2004)

Generación de un modelo sintetizable en compuertas estándar para la CPUCR
per: Alvarado Pacheco, Warren
Publicat: (2005)

Desarrollo de un modulo de UART para la CPUCR
per: Herrera Rojas, Juan Carlos
Publicat: (2003)

Depuración del diseño lógico de la CPUCR
per: Aimé Gamboa, Frantz
Publicat: (2001)

Compilador y simulador para la CPUCR de 8 bits
per: Villalobos Ortega, Edgar
Publicat: (2009)

Síntesis en VLSI de la CPUCR
per: González Hidalgo, Javier
Publicat: (2001)

Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT
per: Céspedes Moya, Carlos
Publicat: (2002)

Dispositivos lógicos programables, características, flujo de diseño e implementación de la CPUCR utilizando un FPGA
per: Rodríguez Rodríguez, Roberto A.
Publicat: (2004)

Diseño y síntesis en VLSI de una unidad aritmética-lógica de 8 bits para la CPUCR
per: Álvarez Casares, Raúl
Publicat: (2001)

Diseño y síntesis en VLSI de la unidad de control de la CPUCR
per: Yock Mena, Diana María, 1978-
Publicat: (2001)

Diseño de los módulos en Verilog de un decodificador de audio del formato Ogg Vorbis
per: Aguilar Romero, Sergio

Procedimiento de diseño e implementación de circuitos digitales utilizando herrramientas EDA de código abierto
per: Castro Jiménez, Gerardo
Publicat: (2008)

Sintesis y optimizacion de la CPUCR en la libreria AM1 0.5 micrones con herramientas de Synopsys
per: Mora Lizano, Alejandro
Publicat: (2004)

Estrategias de generacion de pruebas para la CPUCR
per: Castro Suárez, Tatiana
Publicat: (2002)

Diseno y síntesis en VLSI de una unidad de calculo de próxima dirección para la CPUCR
per: Aguilar Bogantes, Carlos Eduardo, 1975-
Publicat: (2001)

Generación de una interfaz de visualización para un simulador para la CPUCR
per: Roldán Morales, Jairo Alberto
Publicat: (2009)

Sintetizador y visualizador de circuitos digitales parte 2
per: Gairaud Benavides, Julián Alberto, 1992-
Publicat: (2014)

Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
per: Arias Muñoz, Johan
Publicat: (2005)

Diseño físico de la CPUCR
per: Campos Briceño, José Miguel
Publicat: (1991)

Implementación y análisis de algoritmos criptográficos en un FPGA
per: León Torres, Alejandro, 1993-
Publicat: (2015)

Diseño digital
per: Morris Mano,M
Publicat: (1987)

Generación de layouts utilizando Astro
per: Chavarría Jiménez, Fabio
Publicat: (2005)

Implementación de una macro celda de interfaz para transmisión y recepción de datos compatible con el estandar de bus de serie universal 2.0
per: Alfaro Jiménez, José Alberto
Publicat: (2009)

Diseño de un cache de texturas para el GPU Theia
per: Rivera Valverde, Francisco
Publicat: (2011)

Modelado en SystemC de un sistema computador centrado en CPUCR
per: Meléndez Bolaños, Edgar Fabián , 1994-
Publicat: (2015)

Análisis y revalidación del diseño de la CPUCR
per: Arguedas B., José Pablo
Publicat: (2002)

Depuracion del Diseno logico de la CPUCR
per: Aime Gamboa,Frantz
Publicat: (2001)

Sintetizador y visualizador de circuitos digitales en tiempo real parte 1
per: Araya Carballo, Luis Enrique, 1992-
Publicat: (2014)

Implementación de un ensamblador para la CPUCR en Perl
per: Guevara Víquez, Ernesto, 1980-
Publicat: (2003)

Ensamblador/simulador para el microprocesador CPUCR.
per: Alonso Naranjo,Tirso
Publicat: (1988)

Estudio y evaluación de algoritmos de encriptación para la protección de datos para su implementación usando lenguajes de descripción de hardware
per: Vargas Vargas, Laura
Publicat: (2009)

Diseño y verificación del controlador e interfaz de sonido para el proyecto abierto papiGB
per: Torres Umaña Marco Antonio, 1992-
Publicat: (2016)

Extensión de blender para la generación de archivos de entrada de simulación de escenas tridimensionales del GPU theia
per: Díaz Bolaños, Daniel Antonio
Publicat: (2011)

Implementación de controlador SDRAM para GPU THEIA
per: Ruh Guevara, Manuel, 1989-
Publicat: (2014)

Implementación y automatizción de un método de detección de errores determinístico para procesadores
per: Arguedas Cuendis, Ernesto, 1991-
Publicat: (2017)

Implementación de verilog de Unidad de generación de rayos para GPU Theia
per: Vargas Amador, Josué David, 1993-
Publicat: (2015)

Generación de un banco de pruebas para la CPUCRV3
per: Chinchilla Gutiérrez, Sebastián
Publicat: (2008)

Diseño de hardware de un controlador de LEDs para un switch de red comercial
per: Soto Avendaño, Jorge Ramón, 1993-
Publicat: (2017)

IC master Master selection guide function index advertiser product index. Part number index
Publicat: (1986)

Arbitraje en el bus del sistema multiprocesador, GPU Theia
per: Bustos Torres, Hernán
Publicat: (2011)