Desarrollo de un modulo de UART para la CPUCR

Shranjeno v:

Bibliografske podrobnosti
Glavni avtor:	Herrera Rojas, Juan Carlos
Format:	Knjiga
Izdano:	[San José, Costa Rica] 2003
Teme:	CPUCR (MICROPROCESADOR) > DISEÑO LOGICO > CIRCUITOS INTEGRADOS DIGITALES > VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION) > SISTEMAS DE TRANSMISION DE DATOS
Oznake:	Označite Brez oznak, prvi označite!

Podobne knjige/članki

Modelado y síntesis de la CPUCR
od: Arellano Cartin, Roberto
Izdano: (2003)

Generación de un modelo sintetizable en compuertas estándar para la CPUCR
od: Alvarado Pacheco, Warren
Izdano: (2005)

Depuración del diseño lógico de la CPUCR
od: Aimé Gamboa, Frantz
Izdano: (2001)

Compilador y simulador para la CPUCR de 8 bits
od: Villalobos Ortega, Edgar
Izdano: (2009)

Modelado y síntesis de una CPUCR multiregistro
od: Salazar A., Eduardo
Izdano: (2004)

Diseño de los módulos en Verilog de un decodificador de audio del formato Ogg Vorbis
od: Aguilar Romero, Sergio

Dispositivos lógicos programables, características, flujo de diseño e implementación de la CPUCR utilizando un FPGA
od: Rodríguez Rodríguez, Roberto A.
Izdano: (2004)

Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT
od: Céspedes Moya, Carlos
Izdano: (2002)

Procedimiento de diseño e implementación de circuitos digitales utilizando herrramientas EDA de código abierto
od: Castro Jiménez, Gerardo
Izdano: (2008)

Síntesis en VLSI de la CPUCR
od: González Hidalgo, Javier
Izdano: (2001)

Diseño y síntesis en VLSI de una unidad aritmética-lógica de 8 bits para la CPUCR
od: Álvarez Casares, Raúl
Izdano: (2001)

Generación de una interfaz de visualización para un simulador para la CPUCR
od: Roldán Morales, Jairo Alberto
Izdano: (2009)

Estrategias de generacion de pruebas para la CPUCR
od: Castro Suárez, Tatiana
Izdano: (2002)

Diseño y síntesis en VLSI de la unidad de control de la CPUCR
od: Yock Mena, Diana María, 1978-
Izdano: (2001)

Implementación y análisis de algoritmos criptográficos en un FPGA
od: León Torres, Alejandro, 1993-
Izdano: (2015)

Sintetizador y visualizador de circuitos digitales parte 2
od: Gairaud Benavides, Julián Alberto, 1992-
Izdano: (2014)

Sintesis y optimizacion de la CPUCR en la libreria AM1 0.5 micrones con herramientas de Synopsys
od: Mora Lizano, Alejandro
Izdano: (2004)

Implementación de una macro celda de interfaz para transmisión y recepción de datos compatible con el estandar de bus de serie universal 2.0
od: Alfaro Jiménez, José Alberto
Izdano: (2009)

Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
od: Arias Muñoz, Johan
Izdano: (2005)

Diseño de un cache de texturas para el GPU Theia
od: Rivera Valverde, Francisco
Izdano: (2011)

Implementación de verilog de Unidad de generación de rayos para GPU Theia
od: Vargas Amador, Josué David, 1993-
Izdano: (2015)

Implementación de controlador SDRAM para GPU THEIA
od: Ruh Guevara, Manuel, 1989-
Izdano: (2014)

Generación de layouts utilizando Astro
od: Chavarría Jiménez, Fabio
Izdano: (2005)

Sintetizador y visualizador de circuitos digitales en tiempo real parte 1
od: Araya Carballo, Luis Enrique, 1992-
Izdano: (2014)

Diseño físico de la CPUCR
od: Campos Briceño, José Miguel
Izdano: (1991)

Estudio y evaluación de algoritmos de encriptación para la protección de datos para su implementación usando lenguajes de descripción de hardware
od: Vargas Vargas, Laura
Izdano: (2009)

Arbitraje en el bus del sistema multiprocesador, GPU Theia
od: Bustos Torres, Hernán
Izdano: (2011)

Diseño y verificación del controlador e interfaz de sonido para el proyecto abierto papiGB
od: Torres Umaña Marco Antonio, 1992-
Izdano: (2016)

Diseno y síntesis en VLSI de una unidad de calculo de próxima dirección para la CPUCR
od: Aguilar Bogantes, Carlos Eduardo, 1975-
Izdano: (2001)

Ensamblador/simulador para el microprocesador CPUCR.
od: Alonso Naranjo,Tirso
Izdano: (1988)

Extensión de blender para la generación de archivos de entrada de simulación de escenas tridimensionales del GPU theia
od: Díaz Bolaños, Daniel Antonio
Izdano: (2011)

Diseño digital
od: Morris Mano,M
Izdano: (1987)

Implementación y automatizción de un método de detección de errores determinístico para procesadores
od: Arguedas Cuendis, Ernesto, 1991-
Izdano: (2017)

Validación del modelo RTL en desarrollo para la CPUCR de 32 bits con pipeline
od: Cubero Cascante, José Andrés
Izdano: (2009)

Implementación de un ensamblador para la CPUCR en Perl
od: Guevara Víquez, Ernesto, 1980-
Izdano: (2003)

Depuracion del Diseno logico de la CPUCR
od: Aime Gamboa,Frantz
Izdano: (2001)

Análisis y revalidación del diseño de la CPUCR
od: Arguedas B., José Pablo
Izdano: (2002)

Verificación funcional pre-silicio del UART 16550 de OpenCores mediante la metodología UVM
od: Pacheco Castro, José Andrés, 1991-
Izdano: (2014)

IC master Master selection guide function index advertiser product index. Part number index
Izdano: (1986)

Modelado en SystemC de un sistema computador centrado en CPUCR
od: Meléndez Bolaños, Edgar Fabián , 1994-
Izdano: (2015)