Generación de un modelo sintetizable en compuertas estándar para la CPUCR
সংরক্ষণ করুন:
| প্রধান লেখক: | |
|---|---|
| অন্যান্য লেখক: | |
| বিন্যাস: | গ্রন্থ |
| প্রকাশিত: |
[San José, Costa Rica]
2005
|
| বিষয়গুলি: | |
| ট্যাগগুলো: |
ট্যাগ যুক্ত করুন
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
MARC
| LEADER | 00000nam a2200000Ia 4500 | ||
|---|---|---|---|
| 003 | 009568 | ||
| 005 | 20221231144128.0 | ||
| 008 | 140114s2005 cr a m 000 ||s d | ||
| 040 | |c cru CEDI | ||
| 090 | |a TFG 5108 | ||
| 100 | |a Alvarado Pacheco, Warren |9 5923 | ||
| 245 | |a Generación de un modelo sintetizable en compuertas estándar para la CPUCR | ||
| 260 | |c 2005 |a [San José, Costa Rica] | ||
| 300 | |a ix, 94 hojas : ilustraciones | ||
| 500 | |a Proyecto de graduación (bachiller en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica | ||
| 650 | |x CPUCR (MICROPROCESADOR) |x CIRCUITOS INTEGRADOS |x VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION) |9 5924 | ||
| 700 | |9 128 |a Ortiz Cubero, Esteban Alonso | ||
| 942 | |c TFG | ||
| 999 | |c 17315 |d 17315 | ||