Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
Պահպանված է:
Հիմնական հեղինակ: | Arias Muñoz, Johan |
---|---|
Այլ հեղինակներ: | Hídalgo Herrera, Horacio |
Ձևաչափ: | Գիրք |
Հրապարակվել է: |
[San José, Costa Rica]
2005
|
Խորագրեր: | |
Ցուցիչներ: |
Ավելացրեք ցուցիչ
Չկան պիտակներ, Եղեք առաջինը, ով նշում է այս գրառումը!
|
Նմանատիպ նյութեր
-
Sintesis y optimizacion de la CPUCR en la libreria AM1 0.5 micrones con herramientas de Synopsys
: Mora Lizano, Alejandro
Հրապարակվել է: (2004) -
Síntesis en VLSI de la CPUCR
: González Hidalgo, Javier
Հրապարակվել է: (2001) -
Generación de layouts utilizando Astro
: Chavarría Jiménez, Fabio
Հրապարակվել է: (2005) -
Dispositivos lógicos programables, características, flujo de diseño e implementación de la CPUCR utilizando un FPGA
: Rodríguez Rodríguez, Roberto A.
Հրապարակվել է: (2004) -
Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT
: Céspedes Moya, Carlos
Հրապարակվել է: (2002)