Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
में बचाया:
मुख्य लेखक: | |
---|---|
अन्य लेखक: | |
स्वरूप: | पुस्तक |
प्रकाशित: |
[San José, Costa Rica]
2005
|
विषय: | |
टैग: |
टैग जोड़ें
कोई टैग नहीं, इस रिकॉर्ड को टैग करने वाले पहले व्यक्ति बनें!
|
MARC
LEADER | 00000nam a2200000Ia 4500 | ||
---|---|---|---|
001 | 5109 | ||
003 | 009569 | ||
005 | 20221231144128.0 | ||
008 | 140114s2005 cr a m 000 ||s d | ||
040 | |c cru CEDI | ||
100 | |a Arias Muñoz, Johan |9 5920 | ||
245 | |a Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys | ||
260 | |c 2005 |a [San José, Costa Rica] | ||
300 | |a 122 hojas : ilustraciones | ||
500 | |a Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica | ||
650 | |x CIRCUITOS INTEGRADOS |x CPUCR (MICROPROCESADOR) |9 5922 | ||
700 | |9 5921 |a Hídalgo Herrera, Horacio | ||
942 | |c TFG | ||
999 | |c 17314 |d 17314 |