Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
Gardado en:
| Autor Principal: | |
|---|---|
| Outros autores: | |
| Formato: | Libro |
| Publicado: |
[San José, Costa Rica]
2005
|
| Materias: | |
| Etiquetas: |
Engadir etiqueta
Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!
|
| descrición da copia: | Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica |
|---|---|
| Descrición Física: | 122 hojas : ilustraciones |