Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys
Spremljeno u:
| Glavni autor: | |
|---|---|
| Daljnji autori: | |
| Format: | Knjiga |
| Izdano: |
[San José, Costa Rica]
2005
|
| Teme: | |
| Oznake: |
Dodaj oznaku
Bez oznaka, Budi prvi tko označuje ovaj zapis!
|
| Opis predmeta: | Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica |
|---|---|
| Opis fizičkog objekta: | 122 hojas : ilustraciones |