Cita APA (7a ed.)

Arias Muñoz, J., & Hídalgo Herrera, H. (2005). Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys.

Cita Chicago Style (17a ed.)

Arias Muñoz, Johan, y Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. [San José, Costa Rica], 2005.

Cita MLA (9a ed.)

Arias Muñoz, Johan, y Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. 2005.