APA-viite (7. p.)

Arias Muñoz, J., & Hídalgo Herrera, H. (2005). Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys.

Chicago-viite (17. p.)

Arias Muñoz, Johan, ja Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. [San José, Costa Rica], 2005.

MLA-viite (9. p.)

Arias Muñoz, Johan, ja Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. 2005.