Arias Muñoz, J., & Hídalgo Herrera, H. (2005). Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Arias Muñoz, Johan, و Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. [San José, Costa Rica], 2005.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Arias Muñoz, Johan, و Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. 2005.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.