Стиль цитування APA (7-ме видання)

Arias Muñoz, J., & Hídalgo Herrera, H. (2005). Optimización de circuitos lógicos utilizando las herramientas de síntesis de Synopsys.

Чикаго стиль цитування (17-те видання)

Arias Muñoz, Johan, та Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. [San José, Costa Rica], 2005.

Стиль цитування MLA (9-ме видання)

Arias Muñoz, Johan, та Horacio Hídalgo Herrera. Optimización De Circuitos Lógicos Utilizando Las Herramientas De Síntesis De Synopsys. 2005.