Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT

Enregistré dans:

Détails bibliographiques
Auteur principal:	Céspedes Moya, Carlos
Autres auteurs:	Ramírez Chávez, Edgar
Format:	Livre
Publié:	[San José, Costa Rica] 2002
Sujets:	CIRCUITOS INTEGRADOS DIGITALES > DISEÑO > DISEÑO LOGICO > CIRCUITOS VLSI > CPUCR (MICROPROCESADOR)
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

MARC


LEADER	00000nam a2200000Ia 4500
003	009063
005	20221231144054.0
008	140114s2002 cr a 000 \|\|s d
040		\|c cru CEDI
090		\|a TFG 4622
100		\|a Céspedes Moya, Carlos \|9 4102
245		\|a Reconstrucción del modelo lógico de la CPUCR en Verilog e implementación del DFT
260		\|c 2002 \|b [San José, Costa Rica]
300		\|a 210 hojas; ilustraciones
500		\|a Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica
650		\|x CIRCUITOS INTEGRADOS DIGITALES \|x DISEÑO \|x DISEÑO LOGICO \|x CIRCUITOS VLSI \|x CPUCR (MICROPROCESADOR) \|9 4104
700		\|9 4103 \|a Ramírez Chávez, Edgar
942		\|c TFG
999		\|c 16484 \|d 16484