Diseño e implementación de una arquitectura para la transformada discreta wavelet empleando Verilog

Guardado en:

书目详细资料
主要作者:	Arguedas Oses, Daniel, 1986-
其他作者:	Cascante Ramírez, Jhonny Director de Proyecto Eléctrico
格式:	图书
出版:	[San José, Costa Rica] 2010
主题:	PROCESAMIENTO DE SEÑALES > MODELOS MATEMATICOS > ONDITAS (MATEMATICAS)
标签:	添加标签没有标签, 成为第一个标记此记录!

MARC


LEADER	00000nam a2200000Ia 4500
003	010070
005	20240404104331.0
008	140114s2010 cr a 000 \|\|s d
040		\|c cru CEDI
090		\|a TFG 6240
100		\|a Arguedas Oses, Daniel, 1986- \|9 1241
245		\|a Diseño e implementación de una arquitectura para la transformada discreta wavelet empleando Verilog
260		\|a [San José, Costa Rica] \|c 2010
500		\|a Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica, 2010
501		\|a Profesor Guía de IE-0502 Proyecto Eléctrico: Ing. Jhonny Cascante Ramírez
650		\|x PROCESAMIENTO DE SEÑALES \|x MODELOS MATEMATICOS \|x ONDITAS (MATEMATICAS) \|9 2860
700		\|a Cascante Ramírez, Jhonny \|d Director de Proyecto Eléctrico \|9 1216
942		\|c TFG \|h TFG 6240 \|i 010070 \|6 TFG_6240_010070000000000
999		\|c 15963 \|d 15963