Sintetizador y visualizador de circuitos digitales parte 2

Uloženo v:

Podrobná bibliografie
Hlavní autor:	Gairaud Benavides, Julián Alberto, 1992-
Další autoři:	Lochi Yu Lo Director de Proyecto Eléctrico
Médium:	Kniha
Jazyk:	Spanish
Vydáno:	[San José], Costa Rica 2014
Témata:	ELECTRONICA DIGITAL > DISEÑO DE CIRCUITOS ELECTRONICOS > VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION)
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!

MARC


LEADER	00000nam a22000007a 4500
003	012183
005	20230818152522.0
008	150716b2014 cr a\|\|\|\| \|\|\|\| 00\| \|\|spa d
040		\|c cru CEDI
100		\|9 1153 \|a Gairaud Benavides, Julián Alberto, 1992-
245		\|a Sintetizador y visualizador de circuitos digitales parte 2
260		\|a [San José], Costa Rica \|c 2014
300		\|a xiii, 110, 16 hojas : ilustraciones (principalmente a color).
500		\|a Proyecto de graduación (bachillerato en ingeniería eléctrica)--Universidad de Costa Rica. Facultad de Ingeniería. Escuela de Ingeniería Eléctrica
501		\|a Profesor Guía de IE-0499 Proyecto Eléctrico: Ph.D. Lochi Yu Lo
650		\|x ELECTRONICA DIGITAL \|x DISEÑO DE CIRCUITOS ELECTRONICOS \|x VERILOG (LENGUAJE PARA DESCRIPCION DE EQUIPO DE COMPUTACION) \|9 876
700		\|9 841 \|a Lochi Yu Lo \|d Director de Proyecto Eléctrico
942		\|c CEDI \|h TFG 7348 \|6 TFG_7348_000000000000000
999		\|c 13888 \|d 13888