Diseno y sintesis en VLSI de una unidad aritmetica-logica de 8 Bits para la CPUCR
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Lenguaje: | Undetermined |
| Publicado: |
2001
|
| Materias: | |
| Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
MARC
| LEADER | 00000nam a2200000Ia 4500 | ||
|---|---|---|---|
| 001 | 8877 | ||
| 008 | 140114s9999 xx 000 0 und d | ||
| 100 | |a Alvarez Casares,Raul | ||
| 245 | |a Diseno y sintesis en VLSI de una unidad aritmetica-logica de 8 Bits para la CPUCR | ||
| 260 | |c 2001 | ||
| 500 | |a NULL | ||
| 502 | |a Escuela de ingenieria Electrica | ||
| 650 | |z UNIDAD ARITMETICA LOGICA | ||
| 999 | |c 12555 |d 12555 | ||